This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

. .

(\$4) ELECTRONIC DEVICE

· (11) 4-368167 (A) (43) 21.12.1992 (19) JP


(21) Appl. No. 3-170485 (22) 14.6.1991

(71) YAMAHA CORP (72) MASAYOSHI OMURA

(51) Int. Cl. H01L25/065, H01L25/07, H01L25/18

PURPOSE: To improve easiness of manufacture and also improve mounting density in an electronic device combining IC chips such as an LSI chip.

CONSTITUTION: A plurality of IC chips 10, 20 are fixed and electrically connected by a plurality of connecting materials with the electrode forming surfaces directioned inside for the face-to-face arrangement. Moreover, electrical terminals such as leads 32 connected to at least one integrated circuit of the IC chips 10 and 20 are led to outside from the space between chips. Each connecting material is formed by protruding electrodes 16, 26 and electrode connecting portion 36. The face-to-face bonding can be done easily by previously providing the protruding electrodes 16, 17, 26, 27 in the chip side or lead side. In addition, a high density mounting can be realized by stacking and bonding a plurality of chip sets 50.



50: chip se

			,
			•
		·	
			•
	•		

日本国特許庁(JP)

(12) 公開特許公報(A)

(il)特許出額公開番号

特開平4-368167

(43)公開日 平成4年(1992)12月21日


2	25/065 25/07 25/18	識別記号	庁内整理番号	FI			技術表示箇所	
	23/ 18		7220 – 4 M	HOIL	25/ 08	z		
					審査請求	未請求	: 調求項の数3(全 3 頁)	
出版番号 特額平3-170485			(71)出顧人	出願人 000004075 ヤマハ株式会社				
出類日	平成3年(1991)6				· 沢町10番1号			
			(72) 発明者	大村 昌	島	沢町10番1号ヤマハ株式会		
			(74)代理人	弁理士	伊沢	敵昭		

【発明の名称】 電子装置

【要約】

り】 LSIチップ等のICチップを組合せた電子 こおいて、製造容易性を改善すると共に実装密度の 記図る。

記 複数のICデップ10、20を電極形成面を こして対向配置した状態で複数の接続体により固定 可電気接続すると共に、ICデップ10及び20の ととも一方の集積回路に接続されたリード32等の 電子をチップ間の空間から外方に導出する。各接続 突起電極16、26及び電極接続部36等により される。突起電極16、17、26、27等をチッ はリード側に予め設けておくことによりフェース フ・フェースで簡単にポンディングを行なえる。ま しのように構成されたチップセット50を複数重ね 量することで高密度の実装が可能になる。



【特許請求の範囲】

【請求項1】(a)一方の主面に第1の集積回路及びこ の回路の複数の電極が形成された第1の集積回路チップ と、(b) この第1の集積回路チップの一方の主面に対 向し且つ接近して配置される第2の集積回路チップであ って、前記第1の集積回路チップの一方の主面と対面す る一方の主面には第2の集積回路が形成され且つこの回 路の複数の電極が前記第1の集積回路の複数の電極に対 応して形成されているものと、(c) 前記第1及び第2 の集積回路チップを前記対向し且つ接近した配置状態に 固定すると共に両集積回路デップの対応する電極同士を それぞれ電気的に接続するように両集積回路チップ間に 介在配置された複数の接続体と、(d) 前記第1及び第 2の集積回路チップの間で前起第1及び第2の集積回路 のうち少なくとも一方のものに電気的に接続され、両隼 横回路チップの間から外方に導出された複数の電気端子 とをそなえた電子装置。

【請求項2】 (a) 一方の主面に第1の集積回路及びこ の回路の複数の選種が形成された第1の集積回路チップ と、(b) この第1の集積回路チップの一方の主面に対 20 向し且つ接近して配置される第2の集積回路チップであ って、前記第1の集積回路チップの一方の主面と対面す る一方の主面には第2の集積回路が形成され且つこの回 路の複数の電極が前記第1の集積回路の複数の電極に対 応して形成されているものと、(c) 前起第1及び第2 の集積回路チップを前記対向し且つ接近した配置状態に 固定すると共に両集積回路チップの対応する電極同士を それぞれ電気的に接続するように両集積回路チップ間に 介在配置された複数の接続体と、(d)前記第1及び第 2の集積回路チップの間で前記第1及び第2の集積回路 のうち少なくとも一方のものに電気的に接続され、両集 **積回路チップの間から外方に導出された複数の電気端子** と、(e)前記第1及び第2の集積回路チップの間で前 記第1及び第2の集積回路の各一部又は全部を気密封止 するように両集積回路チップの間に介在配置された封止 体とをそなえた電子装置。

【請求項3】 (a) 一方の主面に第1の集積回路及びこ の回路の複数の電極が形成された第1の集積回路チップ と、(b) この第1の集積回路チップの一方の主面に対 向し且つ接近して配置される第2の集積回路チップであ 40 形成面を外側に向けた状態でチップ保持部1Aに1って、前紀第1の集積回路チップの一方の主面と対面す る一方の主面には第2の集積回路が形成され且つこの回 路の複数の電極が前記第1の集積回路の複数の電極に対 応して形成されているものと、(c) 前記第1及び第2 の集積回路チップを前記対向し且つ接近した配置状態に 固定すると共に両集権回路チップの対応する電極同士を それぞれ考気的に接続するように両集積回路チップ間に 介在配置された複数の接続体と、(d) 前記第1及び第 2の集積回路チップの間で前記第1及び第2の集積回路 のうち少なくとも一方のものに電気的に接続され、両集 SO 広くとる必要があり、外形が大型化する不配合

横回路チップの間から外方に導出された複数の とを育するチップセットを複数個そなえ、これられ プセットを前記電腦が形成された主面とは反対動 にて重ね合せ且つ接着したことを特徴とする電子 【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、LSIチップ 数のIC(集積回路)チップを組合せた電子製 し、複数の1ピテップを電極形成面を内側にして 還した状態で突起進極等の複数の接続体により間 つ電気接続したことにより製造容易性を改善する 実芸密度の向上を図ったものである。

[0002]

【従来の技術】従来、「じチップを組合せた電子 しては、図15~16に示すようにリードフレー チップ保持部1Aの一主面及び他主面にICチッ び3をそれぞれ製面にて固着すると共に10チッ び3の難極をポンディングワイヤ4及び5により れリード1a及び1bに接続し、樹脂体6により ップ 2. 3. チップ保持部 1 A. ポンディング 4. 5及びリード1a.1bのチップ近傍部分をも ド封止したものが知られている (例えば実開平2 248号公報参照)。

【0003】また、別の従来装置としては、図11 すようにリード1a.1bから分岐した上下のチャ 持部1A、1Bに図15~16で述べたと同様にも ップ2A及び3Aと2B及び3Bとをそれぞれ固着 と共にこれらのチップをポンディングワイヤ4AR Aと4B及び5Bとによりリード1a、1bにそれ 接続し、樹脂体6によりICチップ2A.3A.2 38、テップ保持部1A、1B、ポンディングワイ A. 5A. 4B. 5B及びリードla. 1bのチョ 傍部分をモールド封止したものが知られている (点 報参照)。

[0004]

【発明が解決しようとする課題】 図15~16の創 置によると、2 チップを重ねて結合したことで実施 の向上が可能であるが、製造が容易でないという間 がある。すなわち、ICチップ2及び3はいずれも られるため、電極形成面やポンディングワイヤをB ないよう特別の注意を払って取扱う必要があり、 方のICチップ2についてワイヤポンディングが損 た後他方のICチップ3についてワイヤポンディン 行なうときは【Cチップ2の電極形成面やポンデ ワイヤを偏つけないよう保護するのが容易でない。 【0005】また、図17の装置によると、図1 6 の装置と同様の問題点がある他、組立作業に対 葉性を良くするためチップ保持部 1 A及び1 Bの

チップの間から外方に導出された複数の電気

トを前記電極が形成された主面とは反対側の**性子芸**麗を提供することにある。 □台せ且つ接着したことを特徴とする**電子装約 0.7** 】

111

つ評細な説明】

その向上を図ったものである。

121

¿びリード1a、1bのチップ近傍部分を表えている。 、たものが知られている(例えば実開平2 108] このような構成において、複数の電気端子 公報参照)。

+3】また、別の従来装置としては、図1 ${}^{1}{}_{2}$ 2 ${}^{}$ エリード 1 a. 1 b から分岐した上下のチ 7 0 9] この発明の構成にあっては、第1及び第2 これらのチップをポンディングワイヤキュス体を配置してもよい。 .及び5Bとによりリード1a.1bにそれ10】また、上紀のように第1及び第2の集積回 樹脂体6により1Cチップ2A. 3A. 1 :モールド封止したものが知られている(順でもよい。

4]

特別の注意を払って取扱う必要があり、特厚さが薄くなり、実装密度が向上する。 テップ2についてワイヤボンディングが<mark>時</mark>12】その上、上記したように2つの集積回路チ 係つけないよう保護するのが容易でない。 5】また、図17の装置によると、図15 131 さらに、上記したように複数のチップセッ と同様の問題点がある他、組立作業につい

するチップセットを複数固そなえ、これらの00061 この発明の目的は、製造容易で実芸密度の

端を解決するための手段】この発明による電子装置 (a) 一方の主面に第1の集積回路及びこの回路の 上の利用分野】この発明は、LSIチップ制の電極が形成された第1の集積回路チップと、 **♪(集積回路)チップを組合せた電子装置 この第1の集積回路チップの一方の主面に対向し** τのICテップを電極形成面を内側にして^は接近して配置される第2の集積回路チップであっ で態で突起意極等の複数の接続体により固定的記載1の集積回路チップの一方の主面と対面する **ミ続したことにより製造容易性を改善するとの主面には第2の集積回路が形成され且つこの回路** 数の進極が前記第1の集積回路の複数の建極に対応 形成されているものと、 (c) 前記第1及び第2の ○技術】従来、ICチップを組合せた電子和<mark>2路チップを前記対向し且つ接近した配置状態に固</mark> 図15~16に示すようにリードフレー 48と共に両集積回路チップの対応する電極同士をそ 保持部1Aの一主面及び他主面に1Cチッ れ意気的に接続するように両集積回路チップ間に介 うれぞれ製面にて固合すると共にICチッ <mark>使された複数の接続体と、(d)前記第1及び第2</mark> ①極をポンディングワイヤ4及び5により 検回路チップの間で前記第1及び第2の集積回路の ・1 a 及び l b に接続し、樹脂体 6 により りなくとも一方のものに電気的に接続され、両集積 3、チップ保持部1 A、ポンディング ϕ ップの間から外方に導出された複数の電気端子と

夏敦の接続体から導出してもよいし、あるいはこれ

.. 1Bに図15~16で述べたと同様に M回路チップの間で第1及び第2の集積回路の各一 、及び3Aと2B及び3Bとをそれぞれ固養全部を気密封止するように両集積回路チップの間

ブ、複数の接続体、複数の電気端子等を組合せた 30 ^{ミップ}保持部1A.1B、ポンディングワ**↑**セットを複数個設け、これらのチップセットを**電** .. 4 B. 5 B及びリード 1 a. 1 bのテ本成された主面とは反対側の主面にて重ね合せ且つ

111

1) この発明の構成によれば、第1及び第2の集積 「軽決しようとする課題】図15~16の
・プを電極形成面を内側にしてフェース・トウ・ と、2 テップを重ねて結合したことで実置スで接続するので、**直**極形成面等の損傷を回避す 「可能であるが、製造が容易でないという内容易であり、しかもフェースダウンボンディング すなわち、ICチップ2及び3はいずれ<mark>はり簡単に接続作業を行なえる。また、2チップを</mark> 外側に向けた状態でチップ保持部1Aに関接近させて電極接続を行なうので、実質的に1チ 40 **め、私極形成面やポンディングワイヤを構の占有面積で足りると共に図15~16のものに**

の I C チップ 3 についてワイヤポンディーに対止体を設けると、信頼性を向上させることが きはICテップ2の電極形成面やポンディ 所望により封止用のパッケージを省略又は簡略化

選形成面とは反対側の面で重ね合せて接着する くするためチップ保持部1A及び1Bの2000プラブセット間の距離を接着材層の厚さ程度にまで 幅に向上する。

[0014]

【実施例】図Ⅰは、この兒明の一実施例による電子芸堂 としてのチップセット5 0の断面構造を示すものであ り、このチップセット50は、突起電極16、17等を 有する第1の1Cチップ10と、突起電極26.27等 を育する第2のICチップ20c、リード32、倉極機 統部36、37等を育するリード保持部30とをそなえ ている。

特開平4~36316:

【0015】10チップ10は、閏2に一例を示すよう にシリコン等の半導体基板10Aの一方の主面に所望の 集積回路11及びこの回路の多数の突起電揺16、1 7. 18a. 18bを形成したものである。ここで、突 起進握16は、テップ間接続兼外部導出用のもの、突起 電極17は、チップ間接続専用のもの、突起電極18 a.18bは、チップ間接続の機械的強度を増すための ダミー竜極(通竜しない竜極)である。なお、突起竜極 17. 18a. 18bは場合によっては省路してもよ

20 【0016】各突起電極は、一例を突起電極16につい て図3に示すように形成される。すなわち、基板10A の表面を覆うシリコンオキサイド等の絶縁模12の上に 突起電極16の下地となる電極を形成した後、この下地 耄極の上にメッキ法、ハンダ法、転享パンプ法等の公知 の方法により突起電極16を形成する。下地電極は、例 えば第1及び第2の金属層13及び15を保護絶縁膜1 4の接続孔を介して積層して成るもので、絶縁膜12の 上に金属層13を覆って絶録膜14を形成した後、絶録 膜14に接続孔を形成し、この接続孔を介して金属層1 3に接続されるように金属層15を形成することにより 得られる。第1の金属層13は、集積回路11の配線に 接続されているもので、例えばAI又はAI合金からな る。また、第2の金属層15は、耐腐食性及び耐酸化性 を有すると共に第1の金属層13及び突起遺憾16と密 着性(ぬれ性)が良い金属(例えばTi、Ni、Cr、 Cu、Pd、Au、Pt等) からなるものである。な お、耐酸化性や密導性を一層向上させるために第2の金 属層 1.5を多層構造にしてもよい。

【0017】ICチップ20は、上記したICチップ1 0 と同様に構成されるもので、一方の主面には図2に示 したのと同様の集積回路 が形成され且つこの回路の 2 6, 27等の多数の突起電極が図2の突起電極16,1 7. 18a. 18b等に対応して形成されている。10 チップ10及び20のサイズは、ほぼ同じに示してある が、異なっていてもよい。

【0018】リード保持部30は、図4~5に一例を示 すようにキャリアテープ31を用いて製作される。キャ リアテープ31は、ポリイミド等の樹脂からなるもの で、その一方の主面には中央孔33を取囲むように多数 必要があり、外形が大型化する不配合を $oldsymbol{x}$ できるので、図17のものに比べて実装密度が大 $oldsymbol{30}$ のリード32が設けられている。また、中央孔33の周

囲には、多数の電極接続部36、37、38a、38b が設けられており、各電機接続部は、図5に示すように キャリアテープ31の一方の主面から他方の主面に貫通 するように形成されている。

5

【0019】電極接続部36は、チップ間接続兼外部導出用のものであり、それぞれリード32に接続されている。電極接続部37は、チップ間接続専用のもの、電極接続部38a、38bは、前述のダミー電極18a、18bとそれぞれ接続されるものである。電極接続部38a、38bについては、チップ間接続が不要であるたが、キャリアテーブ31の両主面間を貫通した形にせず、各主面毎に企立の接続部を形成してもよい。なお、電極接続部37、38a、38bは場合によっては省路してもよい。

【0020】リード32及び各電極接続部は、例えばじ ロ等の金属からなり、その表面には金、スズ等がメッキ されている。これは、突起電極とのぬれ性を良くするた めと、強化されやすい銅の表面を保護するためである。

【0022】リード保持部30は、キャリアテープ31を切断練39に沿って切断することにより向テープから分離される。通常は、このような分離作業に走立って1Cチップ10、20をリード保持部30にポンディングする。

【0023】チップポンディングにあたっては、図1に示すように1Cチップ10及び20をリード保持部30に対してフェース・トウ・フェースにて加熱・圧着する。キャリアテープ31をポリイミド等の耐熱性ある樹脂で形成しておけば、300~350でまで変質せず使用できるため、加熱を十分に行なうことができ、突起電極をハンダで形成しても容易に溶融・接着を行なえる。なお、1Cチップ10及び20の接着は、同時でもよい 40し、別々でもよい。

【0024】チップポンディングの後、キャリアテープ31からリード保持部30を切断・分離すると、図1に示すようなチップセット50が得られる。このようなチップセット50では、1Cチップ10及び20の集積回路が並列接続されることになるが、各チップ毎に独立に集積回路を動作させるためには、次の(イ)又は(ロ)のいずれかの方法を採用することができる。

【0.0.2.5】 (4) 【0.0.7.5】 「0.0.7.5

- 続状態としておくことにより各チップを異なるリー にて動作させる。

【0026】(ロ) 【Cチップ10及び20のうちくとも一方のものに特別な信号に応答して該一方のを動作可能とする回路を予め集積化しておく。

【0027】図6は、デップセット50の取付構造所を示すものである。1 Cデップ10、20及びリー保持部30を含むデップセット50は、電気増子との多数のリード32が四方に導出されている。配像(又はパッケージ基板)40の一主面には、リードに対応して多数の配像層42が設けられると共に各層毎にポンディングパッドとしての電磁層44が設けれている。各リード32は、対応する配線層42の44に然圧費等により接続される。

【0028】 チップセット50上には他のチップセ を重ねて配置し、そのリードを基板40上の配線層 続してもよい。また、チップセット50の上下の配 ヒートシンクを接触して配置することもでき、この にすれば発熱量の多い集積回路にも十分に対処する ができる。

【0029】図7は、チップセットを収納したバッ7ジ構造の一例として複数のチップセットをPGA 世グリッドアレイ)バッケージに収納した構成を示すれてある。

【0030】バッケージ基板60には、中央部を取りように例えば3段階的に複数のピン64A、64B 4Cが設けられており、2及び3段目のピン64B 4Cは基板60上で絶録枠62B、62Cをそれぞり 通して各々の枠の上部に現われるように配置される。

【0031】基板60の中央部には、図1に示した別はの元は3つのチップセット50A、50B、50 重ねて配置される。チップセット50Aは下面におり、基板60の表面に接着杆層66aにより接着される。チップセット50Bは下面及びにおいてチップセット50Aの上面及びチップセット50Aの上面及びチップセット50Aの上面及びチップセット50Aの下面にそれぞれ接着材層66b、66cによることにより一ド52Bが2段目の対応するとはに各リード52Bが2段目の対応するとはに各リード52Bが2段目の対応するとはに各リード52Cは3段目の対応するピン64Cの内対に接続される。チップセット505AUの内方端部に接続される。チップセット505AUの内方端部に接続される。チップセット505AUの内方端部に接続される。

【0032】 基版60上には、チップセット50A対 10C、ピン64A~64C、絶縁枠62B、62C列を履うようにキャップ68が配置される。キャップ6℃)下湾部を接着材層66dにより基板上面に固着する0:によりキャップ内の物体が気密封止される。なお、15号66a~66dとしては、財糧、ハンダ、45号6等のうち任意のものを用いることができる。

30

非させる。

,26] (ロ) ICチップ10及び20のうちともできる。 :可能とする回路を予め集積化しておく。

(のリード32が四方に導出されている。配後とである。

然圧を等により接続される。

28】テップセット50上には他のチップセク36】【Cチップ70は、図9に一例を示すよう 5.

设けられており、2及び3段目のピン64重次に形成することによりいずれも金属層73,7 基版60上で絶録枠62B、62Cをそれ持續層した構成の電極75及び封止用金属部76が 各々の枠の上部に現われるように配置されに得られる。

記載される。チップセット50Aは下面に採止用金属部が形成されている。 0 の表面に接着村層 6 6 a により接着される 3 8 1 配線保持部 9 0 は、図 1 1 ~ 1 2 に一例を

うにキャップ68が配置される。キャップ600を用いる。

5年意のものを用いることができる。

Mとしておくことにより各チップを異なるリーは、キャリアテープ31から分断した部材を用いる に、アルミナ等のセラミック板、樹脂等の薄板を用

」一方のものに特別な信号に応答して該一方の№3.4.1 図 8 は、この発明の他の実施例によるチッ りト100を示すもので、このチップセットの特徴 :2.7] 図.6 は、チップセット 5.0 の取付構造 1.1 に突起電極及び配線層(電気増予)を育する配 ;すものである。ICチップ10、20及びり^{計算を}リード保持部の代りに用いるようにしたこと 430を含むチップセット50は、電気増子とり、第2に1Cチップ間に封止体を配置するように

:パッケージ基板) 40の一主面には、リード 351 チップセット100は、メタルシール部9 :して多数の配線層42が設けられると共に各配線層92、突起電極94、95、104、10 ボンディングパッドとしての電極層44が設計止用突起部96、106、電極接続部101、1 - る。各リード32は、対応する配線層42の 突起連結部103等を有する配線保持部90と。 fップ70,80とをそなえている。

.で配置し、そのリードを基板40上の配線層体基板70Aの一方の主面に所望の集積回路71 もよい。また、チップセット50の上下の画の回路を取困む封止用金属部76と、回路71の シンクを接触して配置することもでき、この接続された多数の電極(ポンディングパッド)で ば発熱量の多い集積回路にも十分に対処す。ま形成したものである。各種値ですは、チップ間接 ||部導出用のものである。各電振7.5及び封止用金 20 29] 図7は、チップセットを収納したパッ6は、互いに同様の積層構造を有するもので、図 カー例として複数のチップセットをPGA Fべた下地電極と同様にして図10に示すように形 ドアレイ)バッケージに収納した構成を示する。すなわち、基板70Aの表面を覆う絶縁度? kにAI又はAI合金等の第1の金属層73と、接 30) パッケージ基板60には、中央部を映育する保護絶縁膜74と、金属層73及び突起電 例えば3段階的に複数のピン64A、64日5のいずれとも密着性の良い第2の金属層75A

37】【Cチップ80は、上記した【Cチップ7 3 1 】 基板 6 0 の中央部には、図 1 に示した 機に構成されるもので、一方の主面には図 9 の 7 ば3つのチップセット50A、50B、50₹5、76にそれぞれ対応して集積回路、多数の食

ード52Aが1段目の対応するピン64Aの うに柔軟性のあるキャリアテープ91を用いて製 接続される。チップセット50Bは下面及5**4**5。キャリアテープ91は、ポリイミド、ペーク てテップセット50Aの上面及びチップセットエポキシ等の樹脂からなり、一層形式又は多層 下面にそれぞれ接着材層66b、66cには多数の配線層92が形成されている。配線層92 もと共に各リード52Bが2段目の対応する構造金属をメッキ法、蒸答法等で波響した後ホトリ ○内方滑部に接続される。チップセット 5 0 Pフィ処理によりパターニングする方法、あるいは 40 ドラコCは3段目の対応するピン64Cの内をスクリーン印刷する方法等により形成される。 ▇92の材料としては、テープ91の樗曲や折り曲 3 2】 基版 6 0 上には、チップセット 5 0 小心できるようある程度の柔軟性や展性を育するも ごン64A~64C、絶縁枠62B、62CははA1、Cuあるいはこれらの合金、Au、T

を接着材積66dにより基板上面に固着する 39】各配復層92の両端部には、密管性を増す テャップ内の物体が気密封止される。なお、193を介して(又は介きずに)突起電極94.9 う 3 ~ 6 6 d としては、樹脂、ハンダ、ペプはされ、これらの突起遺極の反対側にもそれぞれ # \$104, 105が形成される。突起電振94.

33】上記実施例において、リード保持第3層は、故障診断に使用されたり、回路基板等に接続 50

されたりするものであり、突起電極95、105は1c テップ80、70とそれぞれ接続されるものである。突 記載極94と95及び104と105は、それぞれ電極 接続郎101及び102により相互接続される。突起電 種94、95、104、105は、ハンダ法、メッキ法 等により形成されるもので、例えば300~350℃以 下で溶融スは軟化する金属からなる。

【0040】メタルシール部91Aは、高温で樹脂から ガスが排出されるのを防ぐためのもので、配復層92と 同様の材料で同様にして形成される。メタルシール用金 属層 9 1 a には、密封性を上げるため他の金属を無着又 はメッキしてもよい。メタルシール部91Aの外周に相 当する突起連結部103は、101等の電極接続部と共 通のプロセスで形成される。また、突起連結部103の 両側には、封止用突起部96、106が104等の突起 耄極と共通のプロセスで形成される。 このようにメタル シール部91A、突起連結部103、封止用突起部9 6、106を配線層92、電極接続部101、突起電極 9-4 とそれぞれ共通のプロセスで形成すると、工程が簡 単となる利点が得られるが、別プロセスで形成すること も可能である。

【0041】【Cチップ70及び80は、リード保持邸 30について前述したと同様に配線保持部90に対して 図8に示すようにポンディングされる。このとき、封止 用突起部96.106がICチップ70.80の76等 の封止用金属層に固著されるので、これらのチップの7 1等の集積回路は、チップ70、80、メタルシール部 9 1 A、突起部 9 6、 1 0 6等により気密封止される。 このように構成されたチップセット100は、パッケー ジ等の封止器を省略するか又は簡素化することができ

【0042】チップポンディングの後、図11に示す切 断線97に沿ってキャリアテープ91を切断することに より同テーブからICチップ70,80を有する配線保 持部90(すなわち図8のチップセット100)を分離 する.

【0043】図13は、回路基板へのチップセットの取 付構造の一例を示すものである。回路基板110の一方 の主面には、多数几個のチップセット取付部112 (1)~112 (n) が並設されると共に、CPU (中 央処理ユニット)等のICチップ114が設けられてい る。 図 8 に示したような I C チップ I O O (1) ~ I O 0 (n) は、100 (1) について代表的に示すように 突起電極94.104側の端條にてチップセット取付部 112 (1) ~112 (n) にそれぞれ直立状に取付け られる。

【0044】チップセット100(1)~100(n) は、取付けの前又は後に重ね合わされた状態で樹脂、低 融点ハンダ、ペースト等の接着材層 <u>1</u> 1 6 a。 1 1 6 b ・・・により接着される。この結果、高密度の実装が可

30

能となる。

【0045】一例として、チップセット100(1)~ 100(n)を半導体メモリのチップセットとすれば、 小型で大容量の記憶装置を実現することができる。この 場合、各チップの基板への配譲長が短いため配譲による 信号連延が少なく、高速動作が可能である。従って、か ような記憶装置は、CPUのメインメモリ等として用い るに好適なものである。

【0046】図14は、この発明の更に他の実施例によ るチップセット50aを示すものである。図14におい *10* 態を示す斜視図である。 て、図1と同様な部分には、同様の符号を付して詳細な 説明を省略する。

【0047】チップセット50aの特徴は、第1にIC チップ10.20の突起電優17.27を直結したこと であり、第2に外部への電極導出を一方のチップ10の 突起耄値16からリード32により行なうようにしたこ とである。この場合、突起電極16は、外部導出専用と なり、突起電極17。27は、チップ間接続専用とな る。また、リード32は、図15に示したようなリード フレーム又は中央部に孔を設けたキャリアテープを用い ジ るなどして容易に形成可能である。

【0048】チップセット50aにあっては、図8~1 2 に示した封止構造を採用することもできるが、別の方 法として、ICチップ10及び20の間に樹脂等を注入 し、硬化させるなどして封止用絶縁体120を介在配置 してもよい。

[0049]

【発明の効果】以上のように、この発明によれば、第1 及び第2の集積回路チップを対向・接近させた状態で複 数の接続体により固定し且つ電気接続するようにしたの で、製造容易で実装密度の高い電子装置を実現可能とな る効果が得られるものである。

【0050】また、第1及び第2の集積回路チップの間 に封止体を介在配置すると、パッケージを用いなくても 信頼性の向上が可能となる効果が得られる。

【0051】さらに、複数のチップセットを電極形成面 と反対側の面で重ね合せ且つ接着すると、実装密度が大 幅に向上する効果も得られる。

【図面の簡単な説明】

この発明の一度施例によるチップセ す断面図である。

図1の構成におけるICチップの斜視型 (B 2) 3.

(B) 3) 図2のA-A、確に沿う新面図である。

(B) 4) 図1の構成に用いるキャリアテーブの料 である.

【図5】 図4のB-B:碘に合う断面図である。

【図 6】 図1のチップセットを配練基板に取付け

【図 7】 図1のチップセットを複数組合せてバッ ジに収納した状態を示す断面図である。

【図 8】 この発明の他の実施例によるチップセッ 示す断面図である。

【図9】 図8の構成におけるICチップの斜視図 る.

【図10】 図9のC-C 線に沿う断面図である。

[2] [1] 図8の構成に用いるキャリアテープの 図である。

【図12】 図11のD-D、線に沿う断面図である 【図13】 図3のチップセットを配領基板に取付 状態を示す断面図である。

この発明の更に他の実施例によるチッ [314] ットを示す断面図である。

【図15】 従来の電子装置の一例を示す斜視図録 る.


【図16】 図15のX-X 線に沿う断面図である [图17] 従来の進子装置の他の例を示す断面図!

【符号の説明】

る.

10.20.70.80:10チップ、16.17 6. 27. 94. 95. 104. 105:突起電極 0 : リード保持部、32:リード、36、37. 1. 102:塩極接続部、50、50.4~50C. a, 100, 100 (1) ~100 (n) : fyf ト、90:配線保持部、92:配線層、96、10 封止用突起部、103:突起連結部、120:封止) 银体.

[31]



[233]

